в этом и сложность
затирание нопами не катит, это затрет сам код
Смелое заявление, но, увы, неверное
Гипотетическая ситуация. Пусть все 4 Гб адресного пространства адресуют writeable memory. Задача написать код, который заполнит все эти 4 Гб неким...
Раз при mov ax,0 mov ss,ax у тебя происходит вызов инт15, то очевидно либо косяк в хэндлере инт12, либо в IDT
2sorron Ты где-то в хэндлерах упоролся. По идее инт15 невалидный эксепшн, соответственно проц его сам вызвать не может. Код инициализации PIC...
2great. mov ax,0 mov ss,ax вызовет эксепшн независимо от обращения к памяти. загрузка селектора в ss обрабатывается по другому нежели остальные...
Это самая дельная мысль в топике. Если все хреново, забухай на пару-тройку дней. Когда отболеешься, начнет казаться, что жизнь налаживается ;)
Да, ситуация запутывается. Вообще фраза "Only instruction fetch and page table accesses can pass locked instructions" не совсем ясна. Идет ли речь...
Согласно манов атомарность будет соблюдаться в следующих случаях 1)Reading or writing a quadword aligned on a 64-bit boundary 2)Unaligned 16-,...
Это точно изврат. Учитывая, что lock с fpu/sse командами юзать нельзя, cmpxchg8b - самый кошерный способ.
Надуманные проблемы. Юзать абсолютный jmp r32/m32 религия не позволяет?
В общем, ждем лео )))
Собственно ничего не изменилось. только рег-ры tr0-7 стали недоступны. А суть кэширования та же. Можно, как и на 486, выполнять код из кэша, при...
не претендуя на лавры лео, замечу - как только проц начинает выполнение некоего кода, этот код УЖЕ закэширован. л1,л2 или л3 здесь не роляет, у...
Че то не совсем понял идею. ЦП итак закэширует код.
Вау, сори, где-то пропустил эту мегамысль
Хе-хе. Похоже новичок стебается. Идея выполнения на стеке новичку обычно не по силам
Гуглить особо нечего. Маны, гл.10, А.Фог, интеловские доки Optimization Reference Manual
Не совсем так, не забывайте о PREFETCHTx
Имена участников (разделяйте запятой).
