Стоит такая задача: надо рассчитать номер банка, сегмента и ячейки SDRAM если известен только адрес ОП, выдающийся процессором (я так подозреваю, что это - физический адрес памяти ) А = 15А5:В67Е. ЗЫ сразу извиняюсь за возможный оффтоп, но я перелазил по куче книг и факов, задавал вопросы на форумах железячников, но никто мне ничего не ответил.... не в delphimasters.ru идти....) хотя.... и там уже был!
DemonP Видать давно я не был на delphimasters.ru раз там тебя не видел. Так адрес какой известен? Физический или виртуальный. А если виртуальный то какая ОС? Если адрес физический, то ни о каком сегменте и речи быть не может. А если виртуальный то собственно сегмент должен быть задан. Хотя бы тем что он лежит в DS, ES, CS. Раз адрес виртуальный не плохо бы убедиться а вообще-то он есть в памяти. Не ну тут по любому надо через таблицу страниц, смотреть какому физическому адресу принадлежит виртуальный. Далее как выясним, какой физический адрес, то смотришь какая у тебя стоит память. Сколько банков. Кстати планки памяти также банками называют. Но наверно все-таки имелось ввиду на сколько банков делится планка памяти. Ну тогда надо читать SPD из планок и там смотреть сколько банков и прочие характеристики памяти(число строчек, столбцов, банков). А = 15А5:В67Е. - это что пример? Походу ты в досе. Тогда сегмент это 15А5h смещение В67Еh Линейный адрес 15А5h*10h+В67Еh Давай конкретнее что тебе там нужно, а то ничего не понятно.
насколько я понял, разделение на банки, сегменты и тд зависит от самих модулей памяти. это плохо, т.к. это неизвестно. а нет ли каких нибудь стандартных параметров? адрес , думаю, дан именно физический, т.к. я где-то видел, что ОП - это синоним физич. дан он, конечно в довольно странном виде. после сложения со сдвигом получается 210СЕ или 10 0001 0000 1100 1110. поскольку линейный практически всегда совпадает с физическим, то думаю, разницы нет... тут кстати, 2 варианта есть: принять физический как есть (ну там в 16битном режиме адрес 20битный) или дописать нолики слева до 32х разрядов. а вот как из физического получить требуемое???
DemonP Еще раз говорю сегменты, к физической организации SDRAM не имеют отношение. Стандартных параметров нет. И что значит не известно. Если у тебя память SDRAM то она оснащена SPD блоком в котором записаны параметры. Как считать это отдельный разговор. Насколько я понял речь идет про реальный режим с его сегментной моделью. Тогда первое число это сегмент второе смещение. После сложения со сдвигом получается как раз линейный адрес, и он будет физическим. Собственно число в 20бит тебе лучше записать как 32битное число. Так как с 32битным оперировать проще. Какое-то странное задание. Если делать для произвольной платформы. То нужно читать данные из SPD. Для начало нужно найти SMBus контролер. Чтобы узнать базовый порт SMBus, нужно опробовать найти класс PCI устройства. Работает на большинстве материнских карт, на старых картах определяется иначе. Код (Text): mov ax, 0xB103 ;найти mov ecx, 0x0C0500 ;класс SMBus устройства mov si, 0 int 0x1A jnc @sm1 ret @sm1: mov di, 0x20 ;номер читаемого регистра mov ax, 0xB109 ;читать WORD значение int 0x1A and cx, 0xFFFE mov dx, cx Код (Text): Function ReadSMBus(SMBusAddr, Addr:integer):Byte; var a:Byte; begin asm mov dx,SMBUsAddr mov cx,Addr @loc_E92F7: in al,dx {+0 Читаем регистр статуса} out 0EBh,al {Задержка} out dx,al {+0 Пишем в регистр статуса, что обнуляет его} and al,0BFh or al,al jnz @loc_E92F7 {Ждем пока контролер не освободиться???} add dx,4 {+4 Регистр адреса нулевой бит определяет запись или четение 1=Read 0=Write} mov al,ch or al,1 out dx,al mov al,cl dec dx {+3 Регистр команды, для EEPROM это адрес ячейки} out dx,al dec dx {+2 Регистр Host Controler регистр задает способ передачи} mov al,48h {Способ передачи с Byte Data 010b } out dx,al out 0EBh,al {Задержка} xor cx,cx sub dx,2 {+0 регистр статуса} @loc_E931C: {Порядок проверок важен!!!} in al,dx out 0EBh,al {Задержка} test al,4 {ошибочки устройства} jnz @loc_E932D test al,2 {Произошло прерывание} jz @loc_E932B test al,80 {данные пришли} jnz @loc_E932D @loc_E932B: loop @loc_E931C @loc_E932D: out dx,al {+0 Пишем в регистр статуса, что обнуляет его} add dx,5 {+5 Регистр данных Date0} in al,dx mov a,al end ReadSMBus:=a; end; Для SPD отводиться адреса 50h-54h нас интересует первый. Тут у меня Addr - это и адрес устройства и адрес ячейки SPD. addr=50h*200h+xxh 17d -число банков 31d -размер банков .... Подробнее читаем в PC SDRAM Serial Presence Detect (SPD) Specification
вот что я откопал: на схеме указана разбивка (закачат так, т.к. не нашел, как рисунок вставлять в пост сразу..(( ) так вот, мне теперь не понятно только назначение 8-го бита в адресе колонки (S) в физическом адресе биты 21-22 указывают на сегменты памяти.... если это они, то почему только 1 бит? а если банк памяти определяет сегмент, то зачем в физ. адресе держать их одновременно? тогда и там можно было обойтися 1-битной адресацией сегмента!
DemonP Сколько раз повторять сегмент это логическая структура. И вобще сегментаня модель была придумана для того чтобы имея два 16 разрядных регистра обращаться к большему объему памяти. И на шину она ни как выставляется. На шину выставляется линейный адресс. BS - скорее всего Banck Select выбор банка. Картинка знакомая. Но где ее видел не помню.
Розподіл розрядів адресного коду процесора для адресації модуля пам'яті SDRAM наведений на рис.1а. ............ Наступні дев’ять бітів адресного коду A19-A11 визначають адресу рядка. Біт BS (A20) є бітом вибору, що визначає, до якого з двох внутрішніх SDRAM банків виробляється звернення. Два SS біти (A22-A21) визначають, до якого з чотирьох сегментів звертаються. Дев’ять старших бітів А31-А22 складають область старших адрес і використовуються дешифратором адреси контролера пам'яті для того, щоб визначити, до якої частини карти віртуальної пам'яті відбувається звернення. Ці адреси можуть належати іншим модулям пам'яті, або визначати сторінки віртуальної пам'яті, що знаходяться в зовнішній пам'яті. это оттуда же!
Возможное объяснение назначения битов SS и S можно найти в книге Касперски "ля-ля: Эффективное использование памяти". Дело в том, что схема преобразования адреса зависит не только от чипа SDRAM, но и от контроллера памяти, который должен уметь работать с разными чипами, т.е. с разными размерами адреса столбца и строки. Поэтому в (некоторых) контроллерах может использоваться как раз такая упрощенно-усложненная схема дешифрации, когда под адрес столбца изначально отводится фиксированное кол-во младших бит (в рассм.сл. = 8), а если реальный размер этого адреса для конкретного чипа больше, то дополнительно берутся 1-2 старших бита SS после битов адреса строки. Поэтому бит(ы) S адреса строки м.б. таким дополнительным битом, но почему в данном сл. показан 1 бит, а не 2 - х.з. Добавление старших битов SS к адресу столбца ес-но приводит к сегментации памяти чипа, поэтому биты SS можно назвать битами выбора сегмента PS: Кроме внутренних банков чипа, есть еще и "внешние" банки модулей памяти, за которые отвечают самие старшие биты адреса
